可测试性设计中的功耗优化技术
文献类型：期刊论文
| 作者 | 李文; 周旭; 范东睿; 蒋敬旗 |
| 刊名 | 贵州工业大学学报：自然科学版
 |
| 出版日期 | 2002 |
| 卷号 | 31.0期号:004页码:1 |
| 关键词 | 可测试性设计 功耗优化 低功耗 测试 超大规模集成电路 芯片设计 |
| ISSN号 | 1009-0193 |
| 英文摘要 | 降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/25648]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李文,周旭,范东睿,等. 可测试性设计中的功耗优化技术[J]. 贵州工业大学学报：自然科学版,2002,31.0(004):1. |
| APA | 李文,周旭,范东睿,&蒋敬旗.(2002).可测试性设计中的功耗优化技术.贵州工业大学学报：自然科学版,31.0(004),1. |
| MLA | 李文,et al."可测试性设计中的功耗优化技术".贵州工业大学学报：自然科学版 31.0.004(2002):1. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。