利用新型的电源屏蔽实现方法降低测试功耗
文献类型：期刊论文
| 作者 | 徐君 |
| 刊名 | 计算机辅助设计与图形学学报
 |
| 出版日期 | 2010 |
| 卷号 | 000期号:009页码:1421 |
| 关键词 | 测试功耗 电源屏蔽 可测性设计 VLSI |
| ISSN号 | 1003-9775 |
| 英文摘要 | 为了削减芯片在测试过程中由于测试向量移入/移出所导致的静态功耗和动态功耗,提出一种电源屏蔽实现方法.在后端设计布局阶段,首先以时钟门控单元为参考点将触发器聚类摆放,以实现时序逻辑与组合逻辑在物理上的隔离;然后引入屏蔽单元对电源网络进行修改,最终解决扫描触发器与组合逻辑异构供电的难题.针对龙芯3号浮点乘积模块的实验结果表明,采用该方法可以节省45%的测试功耗,面积稍有增加,而对性能和测试覆盖率几乎没有影响,并且可以容易地嵌入目前的主流设计方法中. |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/26014]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 徐君. 利用新型的电源屏蔽实现方法降低测试功耗[J]. 计算机辅助设计与图形学学报,2010,000(009):1421. |
| APA | 徐君.(2010).利用新型的电源屏蔽实现方法降低测试功耗.计算机辅助设计与图形学学报,000(009),1421. |
| MLA | 徐君."利用新型的电源屏蔽实现方法降低测试功耗".计算机辅助设计与图形学学报 000.009(2010):1421. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。