VerilogRTL模型
文献类型：期刊论文
| 作者 | 沈理 |
| 刊名 | 同济大学学报：自然科学版
 |
| 出版日期 | 2002 |
| 卷号 | 30.0期号:010页码:1194 |
| 关键词 | VerilogRTL模型 Verilog硬件描述语言 寄存器传输级模型 逻辑模拟 高层次测试 集成电路芯片 芯片测试 |
| ISSN号 | 0253-374X |
| 英文摘要 | VLSI集成电路芯片测试技术正在向高层次测试推进，针对Verilog硬件描述语言，提出了一种在寄存器传输级（register transfer level,RTL)上的电路模型VRM，该模型着重于实际应用，可输出文本格式文件，便于开发实用的RTL级故障模拟和RTL级测试生成等软件。基于该模型。还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/26872]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 沈理. VerilogRTL模型[J]. 同济大学学报：自然科学版,2002,30.0(010):1194. |
| APA | 沈理.(2002).VerilogRTL模型.同济大学学报：自然科学版,30.0(010),1194. |
| MLA | 沈理."VerilogRTL模型".同济大学学报：自然科学版 30.0.010(2002):1194. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。