SoC设计中嵌入存储器对ATPG的影响
文献类型：期刊论文
| 作者 | 陈志冲; 周锦锋; 倪光南 |
| 刊名 | 计算机研究与发展
 |
| 出版日期 | 2002 |
| 卷号 | 39.0期号:006页码:763 |
| 关键词 | SoC设计 嵌入存储器 ATPG 系统级芯片 可测性设计 |
| ISSN号 | 1000-1239 |
| 英文摘要 | 在ASIC设计中，越来越多地采用了So（systems-on0a-chip）方法，同时也因为采用各种IP核和嵌入存储器，给芯片的设计和测试带来了复杂性，特别是在ATPG中这些单元对故障覆盖率有较大的影响，现在已经有一些测试嵌入存储器本身的方法，但这些方法一般不考虑嵌入存储器对周围逻辑可测性的影响，在分析了嵌入存储器对ATPG的影响后，提出了消除这些影响的RTL级的DFT方法，这种方法得到了实验的检验。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/27280]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 陈志冲,周锦锋,倪光南. SoC设计中嵌入存储器对ATPG的影响[J]. 计算机研究与发展,2002,39.0(006):763. |
| APA | 陈志冲,周锦锋,&倪光南.(2002).SoC设计中嵌入存储器对ATPG的影响.计算机研究与发展,39.0(006),763. |
| MLA | 陈志冲,et al."SoC设计中嵌入存储器对ATPG的影响".计算机研究与发展 39.0.006(2002):763. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。