基于锁的Cache一致性协议的硬件优化策略
文献类型：期刊论文
| 作者 | 蔡晔; 史岗 |
| 刊名 | 高技术通讯
 |
| 出版日期 | 2009 |
| 卷号 | 19.0期号:009页码:933 |
| 关键词 | 一致性协议 锁 同步 消息传递 |
| ISSN号 | 1002-0470 |
| 英文摘要 | 对一种基于锁的Cache一致性协议的开销进行了评估和分析，并结合一款处理器接口的设计，实现了一种分布式内存结构上的远程内存共享机制。该机制能提高处理器机间的通讯性能，降低一致性协议中的通讯延迟，同时通过硬件锁对协议中的同步开销进行优化，避免锁管理器节点陷入处理程序而减少同步等待时间。实际测试结果表明，通过硬件优化的软件Cache一致性协议基本操作的性能得到极大的提高，并在实际应用上具有更好的加速比和可扩展性。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/27589]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 蔡晔,史岗. 基于锁的Cache一致性协议的硬件优化策略[J]. 高技术通讯,2009,19.0(009):933. |
| APA | 蔡晔,&史岗.(2009).基于锁的Cache一致性协议的硬件优化策略.高技术通讯,19.0(009),933. |
| MLA | 蔡晔,et al."基于锁的Cache一致性协议的硬件优化策略".高技术通讯 19.0.009(2009):933. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。