基于存储级并行的同时多线程电压紧急容错技术
文献类型：期刊论文
| 作者 | 胡杏; 潘送军 ; 胡瑜; 李晓维
|
| 刊名 | 计算机学报
 |
| 出版日期 | 2013 |
| 卷号 | 36.0期号:005页码:1065 |
| 关键词 | 电压紧急 感应噪声 同时多线程 存储级并行 |
| ISSN号 | 0254-4164 |
| 英文摘要 | 时钟门控等低功耗技术引起的电流波动以及供电网络上的寄生阻抗效应，共同形成感应噪声（di／dt），引起供电电压波动．过大的电压波动可能引发时延故障并影响系统正确运行，被称之为电压紧急．文章分析了同时多线程处理器中电压紧急与程序访存行为之间的关系，结合程序的存储级并行性，提出了一种线程调度方法以减少电压紧急对系统性能的影响．实验结果表明，与flush方法相比，所提方法在双线程环境下平均减少21．7％的电压紧急，在四线程环境下平均减少25．2％的电压紧急，并能够有效提高同时多线程处理器的公平性． |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/30980]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 胡杏,潘送军,胡瑜,等. 基于存储级并行的同时多线程电压紧急容错技术[J]. 计算机学报,2013,36.0(005):1065. |
| APA | 胡杏,潘送军,胡瑜,&李晓维.(2013).基于存储级并行的同时多线程电压紧急容错技术.计算机学报,36.0(005),1065. |
| MLA | 胡杏,et al."基于存储级并行的同时多线程电压紧急容错技术".计算机学报 36.0.005(2013):1065. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。