适用于H．264视频解码器的VLD设计
文献类型：期刊论文
| 作者 | 李锦涛; 黄晁; 戴春泉 |
| 刊名 | 计算机工程
 |
| 出版日期 | 2005 |
| 卷号 | 31.0期号:013页码:162 |
| 关键词 | 专用集成电路 视频解码 变字长解码 H．264 |
| ISSN号 | 1000-3428 |
| 英文摘要 | 设计了一种适合于H-264的变字长解码器，根据码流特点进行模块划分，减少硬件开销；采用并行结构解NAL包，解码效率高；采用了桶形移位器，进行并行解码，每个时钟解一个码字。采用Verilog语言进行设计、仿真，并通过了FPGA验证，可以在FPGA上实时解码标准清晰度的H．264视频。用0．18μm CMOS工艺库作综合，电路规模为1．6万门左右，最高频率能够达到150MHz。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/31217]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李锦涛,黄晁,戴春泉. 适用于H．264视频解码器的VLD设计[J]. 计算机工程,2005,31.0(013):162. |
| APA | 李锦涛,黄晁,&戴春泉.(2005).适用于H．264视频解码器的VLD设计.计算机工程,31.0(013),162. |
| MLA | 李锦涛,et al."适用于H．264视频解码器的VLD设计".计算机工程 31.0.013(2005):162. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。