RTL集成电路的时序深度
文献类型：期刊论文
| 作者 | 高燕; 沈理 |
| 刊名 | 同济大学学报：自然科学版
 |
| 出版日期 | 2002 |
| 卷号 | 30.0期号:010页码:1209 |
| 关键词 | RTL集成电路 高层次测试 硬件描述语言 时序深度 寄存器传输液 芯片设计 |
| ISSN号 | 0253-374X |
| 英文摘要 | 在高层次测试生成中，为了更好地利用高层次电路的结构信息，以Verilog硬件描述语言描述的电路为研究对象，提出寄存器传输级（RTL）集成电路的静态时离深度和动态时序深度概念，从静态，动态两方面出发度量语句的执行效果和程序运行的时离关系，并结合实例分析了二者在高层次测试生成中的应用，高层次行为信息的提取也将为高层次设计和验证提供方便。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/32516]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 高燕,沈理. RTL集成电路的时序深度[J]. 同济大学学报：自然科学版,2002,30.0(010):1209. |
| APA | 高燕,&沈理.(2002).RTL集成电路的时序深度.同济大学学报：自然科学版,30.0(010),1209. |
| MLA | 高燕,et al."RTL集成电路的时序深度".同济大学学报：自然科学版 30.0.010(2002):1209. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。