基于CUDA的位并行近似串匹配算法
文献类型：期刊论文
| 作者 | 崔文科1; 徐克付2; 李娜娜2; 胡玥1 |
| 刊名 | 计算机工程
 |
| 出版日期 | 2012 |
| 卷号 | 38.0期号:022页码:267 |
| 关键词 | 图形处理器 计算统一设备架构 位并行 近似匹配 存储访问 |
| ISSN号 | 1000-3428 |
| 英文摘要 | 为满足文本检索、计算生物学等领域海量数据匹配对高性能计算的要求，提出一种基于计算统一设备架构（CUDA）的位并行近似串匹配算法。结合图形处理器（GPU）的高并行计算结构及存储带宽特性，通过优化数据存储方式，实现并行化动态规划矩阵算法（BPM）的加速，并对加速性能进行对比测试。实验结果表明，BPM算法通过GPU加速能获得20倍左右的加速比。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/32997]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.北京科技大学计算机与通信工程学院 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 崔文科,徐克付,李娜娜,等. 基于CUDA的位并行近似串匹配算法[J]. 计算机工程,2012,38.0(022):267. |
| APA | 崔文科,徐克付,李娜娜,&胡玥.(2012).基于CUDA的位并行近似串匹配算法.计算机工程,38.0(022),267. |
| MLA | 崔文科,et al."基于CUDA的位并行近似串匹配算法".计算机工程 38.0.022(2012):267. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。