一种基于FPGA的容错嵌入式系统设计
文献类型：期刊论文
| 作者 | 陈国林; 章立生
|
| 刊名 | 计算机应用
 |
| 出版日期 | 2005 |
| 卷号 | 25.0期号:008页码:1916 |
| 关键词 | FPGA SEU 容错 三模冗余 错误检测和校正 |
| ISSN号 | 1001-9081 |
| 英文摘要 | 在FPGA内部使用各种IP软核搭建了完整的嵌入式系统，实现了用三个MicroBlaze CPU软核进行表决的三模冗余容错方案。同时对μC／OS—Ⅱ操作系统以及应用程序进行改进，在程序的内部加入了错误检测和校正(EDAC)、函数堆栈保护等容错功能。通过实验证明，该系统减小了器件本身和内存模块受到的SEU(Single Event Upset)影响。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/34279]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 陈国林,章立生. 一种基于FPGA的容错嵌入式系统设计[J]. 计算机应用,2005,25.0(008):1916. |
| APA | 陈国林,&章立生.(2005).一种基于FPGA的容错嵌入式系统设计.计算机应用,25.0(008),1916. |
| MLA | 陈国林,et al."一种基于FPGA的容错嵌入式系统设计".计算机应用 25.0.008(2005):1916. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。