“存储＋逻辑”3D集成电路的硅通孔可测试性设计
文献类型：期刊论文
| 作者 | 叶靖2; 郭瑞峰1; 胡瑜2 ; 郑武东3; 黄宇3; 赖李洋3; 李晓维2
|
| 刊名 | 计算机辅助设计与图形学学报
 |
| 出版日期 | 2014 |
| 卷号 | 26.0期号:1.0页码:146 |
| 关键词 | 3D集成电路 硅通孔 可测试性设计 JEDEC协议JESD229 IEEE 1149 1协议 |
| ISSN号 | 1003-9775 |
| 英文摘要 | 为了缩短硅通孔的测试时间，针对符合JESD229和IEEEll49．1边界扫描协议的“存储＋逻辑”3D集成电路，提出一种硅通孔可测试性设计．首先在逻辑晶片上增加控制模块，用于控制存储晶片的边界扫描链；然后通过修改逻辑晶片上原有边界扫描链结构，实现串联和并联2种与存储晶片边界扫描链连接的模式；最后在逻辑晶片上增加寄存器，以保存测试过程所使用的配置比特，控制整体测试流程．实验数据表明，该设计仅比原有的IEEEll49．1边界扫描电路增加了0．4％的面积开销，而测试时间缩短为已有工作的1／6． |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/34523]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.Synopsys Inc. 2.中国科学院计算技术研究所 3.Mentor Graphics Cooperation |
| 推荐引用方式 GB/T 7714 | 叶靖,郭瑞峰,胡瑜,等. “存储＋逻辑”3D集成电路的硅通孔可测试性设计[J]. 计算机辅助设计与图形学学报,2014,26.0(1.0):146. |
| APA | 叶靖.,郭瑞峰.,胡瑜.,郑武东.,黄宇.,...&李晓维.(2014).“存储＋逻辑”3D集成电路的硅通孔可测试性设计.计算机辅助设计与图形学学报,26.0(1.0),146. |
| MLA | 叶靖,et al."“存储＋逻辑”3D集成电路的硅通孔可测试性设计".计算机辅助设计与图形学学报 26.0.1.0(2014):146. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。