多处理器芯片组中交叉开关的设计与性能优化
文献类型：期刊论文
| 作者 | 方志斌; 安学军; 胡鹏 |
| 刊名 | 计算机工程
 |
| 出版日期 | 2008 |
| 卷号 | 34.0期号:005页码:36 |
| 关键词 | 交叉开关 多处理器 芯片组 |
| ISSN号 | 1000-3428 |
| 英文摘要 | 交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关，其工作频率在FPGA布局布线后可以达到100MHz。通过实践采样，对延迟和带宽进行测试，提出性能优化的策略，目前该交叉开关已稳定运行于龙芯2E多处理器系统中。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/35141]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 方志斌,安学军,胡鹏. 多处理器芯片组中交叉开关的设计与性能优化[J]. 计算机工程,2008,34.0(005):36. |
| APA | 方志斌,安学军,&胡鹏.(2008).多处理器芯片组中交叉开关的设计与性能优化.计算机工程,34.0(005),36. |
| MLA | 方志斌,et al."多处理器芯片组中交叉开关的设计与性能优化".计算机工程 34.0.005(2008):36. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。