龙芯2E多处理器芯片组的设计与实现
文献类型：期刊论文
| 作者 | 方志斌; 胡鹏; 安学军; 孙凝晖
|
| 刊名 | 计算机应用研究
 |
| 出版日期 | 2008 |
| 卷号 | 25.0期号:005页码:1465 |
| 关键词 | 多处理器 芯片组 全局地址空间 龙芯2E处理器 |
| ISSN号 | 1001-3695 |
| 英文摘要 | 提出了一种面向高性能计算机的多处理器芯片组的设计,其主要特点是支持多处理器通过芯片组和交换芯片两级互连,全局地址空间和多处理器同步支持。给出了芯片组的组成结构、设计原则和关键技术,设计并实现了基于龙芯2E处理器的多处理器芯片组。目前,已采用FPGA平台对该芯片组进行验证和测试,以该芯片组为核心的四处理器原型系统完成B IOS引导和操作系统运行,经过实测处理器的访问请求通过芯片组延迟小于0.5μs,芯片组内处理器通信带宽达到500 Mbps。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/35385]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 方志斌,胡鹏,安学军,等. 龙芯2E多处理器芯片组的设计与实现[J]. 计算机应用研究,2008,25.0(005):1465. |
| APA | 方志斌,胡鹏,安学军,&孙凝晖.(2008).龙芯2E多处理器芯片组的设计与实现.计算机应用研究,25.0(005),1465. |
| MLA | 方志斌,et al."龙芯2E多处理器芯片组的设计与实现".计算机应用研究 25.0.005(2008):1465. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。