一种高性能CMOS LVDS接收电路的设计
文献类型：期刊论文
| 作者 | 尤扬1; 陈岚2 |
| 刊名 | 微电子学
 |
| 出版日期 | 2007 |
| 卷号 | 37.0期号:006页码:899 |
| 关键词 | 低电压差分信号 接收电路 差分信号 |
| ISSN号 | 1004-3365 |
| 英文摘要 | 提出了一种符合IEEE Std 1596.3-1996标准,适用于芯片间高速数据传输的低电压差分信号（LVDS）接收电路;有效地解决了传统电路结构在电源电压降至3.3 V或更低以后不能稳定工作在标准规定的整个输入共模电平范围内的问题,电路能在符合标准的0.05-2.35 V输入共模电平范围内稳定工作,传输速率可达1.6 Gb/s,平均功耗1.18 mW。设计基于HJTC（和舰科技）Logic 0.18μm 1.8 V/3.3 V CMOS工艺,使用3.3 V厚栅MOS管和1.8 V薄栅MOS管。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/35493]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.中国科学院计算技术研究所 2.中国科学院微电子研究所 |
| 推荐引用方式 GB/T 7714 | 尤扬,陈岚. 一种高性能CMOS LVDS接收电路的设计[J]. 微电子学,2007,37.0(006):899. |
| APA | 尤扬,&陈岚.(2007).一种高性能CMOS LVDS接收电路的设计.微电子学,37.0(006),899. |
| MLA | 尤扬,et al."一种高性能CMOS LVDS接收电路的设计".微电子学 37.0.006(2007):899. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。