RISC指令集众核处理器功能验证与实现
文献类型：期刊论文
| 作者 | 朱博元1; 刘高辉1; 李政运2; 安述倩2 |
| 刊名 | 计算机工程与应用
 |
| 出版日期 | 2014 |
| 卷号 | 000期号:021页码:54 |
| 关键词 | 众核处理器 功能验证 覆盖率 时序验证 功耗评估 |
| ISSN号 | 1002-8331 |
| 英文摘要 | 众核技术已成为当前处理器体系结构发展的必然趋势，如何对众核处理器设计进行有效而充分的验证，成为当今IC设计验证领域的研究热点之一，也是众核处理器芯片能否成功流片的关键因素之一。目前工业界采用基于仿真的验证作为主要的验证方式，重点介绍了以覆盖率为导向的RISC众核处理器的功能验证环境的整体设计，提出了“被动式”的验证思想，并采用“软硬件协同验证”的策略，最终达到每条指令都比对通过的验证目标，辅以后期阶段所引入的时序验证策略和功耗评估策略，完整地提出了一套芯片验证平台搭建和验证功能实现的方法流程。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/35541]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.西安理工大学自动化与信息工程学院 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 朱博元,刘高辉,李政运,等. RISC指令集众核处理器功能验证与实现[J]. 计算机工程与应用,2014,000(021):54. |
| APA | 朱博元,刘高辉,李政运,&安述倩.(2014).RISC指令集众核处理器功能验证与实现.计算机工程与应用,000(021),54. |
| MLA | 朱博元,et al."RISC指令集众核处理器功能验证与实现".计算机工程与应用 000.021(2014):54. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。