一种遵循IEEE 1149．1标准的可测试性设计结构
文献类型：期刊论文
| 作者 | 尹志刚; 李华伟; 李晓维 |
| 刊名 | 微电子学与计算机
 |
| 出版日期 | 2003 |
| 卷号 | 20.0期号:005页码:23 |
| 关键词 | IEEE1149.1标准 国际标准 可测试性设计结构 时序电路 |
| ISSN号 | 1000-7180 |
| 英文摘要 | IEEE ll49．1(也称JTAG)是支持芯片边界扫描的国际标准，提供了统一的测试访问端口。如今，它已成为芯片必不可少的一种“开销”。本文通过定制JTAG逻辑，以求用最少的开销，最简单灵活的方式来管理各种DFT逻辑。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/37025]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 尹志刚,李华伟,李晓维. 一种遵循IEEE 1149．1标准的可测试性设计结构[J]. 微电子学与计算机,2003,20.0(005):23. |
| APA | 尹志刚,李华伟,&李晓维.(2003).一种遵循IEEE 1149．1标准的可测试性设计结构.微电子学与计算机,20.0(005),23. |
| MLA | 尹志刚,et al."一种遵循IEEE 1149．1标准的可测试性设计结构".微电子学与计算机 20.0.005(2003):23. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。