面向存储器核的内建自测试
文献类型：期刊论文
| 作者 | 檀彦卓; 徐勇军; 韩银和; 李华伟; 李晓维 |
| 刊名 | 计算机工程与科学
 |
| 出版日期 | 2005 |
| 卷号 | 27.0期号:004页码:40 |
| 关键词 | 嵌入式随机存储器 测试 存储器 存储器核 自测试技术 |
| ISSN号 | 1007-130X |
| 英文摘要 | 存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是BIST测试算法在芯片内部的硬件实现，形成“片上BIST测试结构999作为E-RAM核与芯片系统其他逻辑电路的接口，负责控制功能，实现片上E-RAM的自动测试。根据一个实际项目，本文介绍了MBIST的整体设计过程，并针对测试开销等给出了定量和定性的讨论。 |
| 语种 | 英语 |
| 源URL | [http://119.78.100.204/handle/2XEOYT63/37181]  |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 檀彦卓,徐勇军,韩银和,等. 面向存储器核的内建自测试[J]. 计算机工程与科学,2005,27.0(004):40. |
| APA | 檀彦卓,徐勇军,韩银和,李华伟,&李晓维.(2005).面向存储器核的内建自测试.计算机工程与科学,27.0(004),40. |
| MLA | 檀彦卓,et al."面向存储器核的内建自测试".计算机工程与科学 27.0.004(2005):40. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。