随着人工智能技术的不断发展，人工神经网络已经在目标识别、分类等任务 场景中得到了大量应用。然而随着任务越来越复杂，人工神经网络的规模不断增 长，对计算资源需求越来越大，传统的处理器架构难以胜任神经网络的计算任 务。因此，一些为神经网络定制的人工神经网络加速器应运而生。此类加速器采 用专用的数字或模拟电路拟合神经元的计算过程，计算性能远超同时期的中央 处理器。但此类加速器的计算资源和能量消耗巨大，不利于更大规模神经网络的 实现。

脉冲神经网络是一种类脑神经网络，其神经元内的数据计算和神经元之间 的数据传输均采用脉冲方式，其计算代价和连接代价远小于人工神经网络，拥有 高并行度和低功耗的特点，具有比人工神经网络更高的性能潜力。针对脉冲神经 网络的特点，本课题提出了一种将脉冲神经网络与脉动阵列相结合的脉冲脉动 加速器方法。与传统的脉冲神经网络加速器相比，本文提出的脉冲脉动加速器架 构有以下贡献：

首先，本文将脉冲神经网络和脉动阵列进行结合，提出了脉冲脉动阵列加速 器。该加速器采用脉动阵列的硬件架构进行加速核的构建，并根据脉冲脉动阵 列的数据流的特点设计了后处理模块和写回模块。该加速器可以实现高并行度、 全流水的脉冲数据计算，显著提高脉冲神经网络的计算效率。

其次，本文针对脉冲脉动阵列加速核的计算特点进行了编码方式和计算结 构的改进。本文采用相位编码方式编码数据，降低了加速器中脉冲数据计算的复 杂度。此外，本文设计了专用的脉冲信号计算单元构建脉冲脉动阵列，进一步提 高了计算效率并显著降低了计算资源的消耗。

最后，本文根据脉冲脉动加速器中脉冲数据流的特点设计了一种高效的交 错式脉冲数据存储方式。该存储结构可以直接存储脉冲数据，存储器的数据可以 被直接读取并流入脉冲脉动加速器参与计算，且无需临时寄存与格式转换。该结 构大幅提升了脉冲数据存储效率，一定程度上打破了传统存储器结构的存储墙 限制。

针对以上加速器优化方案，本课题在 Zynq 平台进行了脉冲脉动加速器的功 能验证并在专用集成电路（Application Specific Integrated Circuit, ASIC）平台使 用 SMIC28nm 工艺进行了脉冲脉动加速器的功能仿真和性能评估。

实验结果表明，本文设计的脉冲神经网络加速器可以实现预期的功能。在 Zynq 平台，当加速器工作在 100Mhz 的时钟频率时，脉冲脉动阵列的峰值算力 可以达到 1843.2 GSOP/s，能效比达到 302.16 GSOP/(s·W)；在 ASIC 平台，当 加速器工作在 500MHz 的时钟频率时，峰值算力可以达到 9216 GSOP/s，能效比 达到 8013.91 GSOP/(s·W), 计算密度达到 4170.14GSOP/(s· 2 )。与近期脉冲神经网络加速器的相关工作进行对比，本文提出的脉冲脉动加速器的能效比和 计算密度等指标优于当前大部分解决方案。