SpaceWire Codec接收端FPGA时序设
文献类型：期刊论文
| 作者 | 唐萍 ; 李慧军 |
| 刊名 | 微计算机信息
 |
| 出版日期 | 2009 |
| 卷号 | 25期号:2页码:178-179,198 |
| 关键词 | FPGA SpaceWire Codec 复位 DS解码 多时钟域设计 |
| ISSN号 | 1008-0570 |
| 其他题名 | Timing design of SpaceWire Codec receiver based on FPGA |
| 通讯作者 | 北京8701信箱 |
| 中文摘要 | SpaceWire是一种面向空间应用的数据总线网络,它支持高速、点对点、全双工的串行总线传输。本文实现了基于FPGA的SpaceWire Codec接收端实现过程中时钟的恢复,复位信号的处理,DS信号的检测和处理,介绍了多时钟域的设计方法。 |
| 英文摘要 | SpaceWire is a full-duplex, bidirectional, serial, point-to-point data link for on-board processing applications. A design and realization scheme of SpaceWire Codec receiver based on FPGA is presented in this paper, which includes clock recovery, reset signal processing, DS signal detection and processing as well as design methods in multi-asynchronous clock designs. |
| 学科主题 | 空间技术 |
| 语种 | 中文 |
| 源URL | [http://ir.cssar.ac.cn/handle/122/765]  |
| 专题 | 国家空间科学中心_空间技术部 |
| 推荐引用方式 GB/T 7714 | 唐萍,李慧军. SpaceWire Codec接收端FPGA时序设[J]. 微计算机信息,2009,25(2):178-179,198. |
| APA | 唐萍,&李慧军.(2009).SpaceWire Codec接收端FPGA时序设.微计算机信息,25(2),178-179,198. |
| MLA | 唐萍,et al."SpaceWire Codec接收端FPGA时序设".微计算机信息 25.2(2009):178-179,198. |
入库方式： OAI收割
来源：国家空间科学中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。