A Fast-locking All-digital Delay-locked Loop for Phase/Delay Generation in an FPGA
文献类型：期刊论文
| 作者 | Chen ZJ(陈柱佳) ; Yang HG(杨海钢) ; Liu F(刘飞) |
| 刊名 | Chinese Journal of Semiconductors
 |
| 出版日期 | 2011-10 |
| 卷号 | 33期号:2页码:105009-1~8 |
| 收录类别 | EI |
| 公开日期 | 2012-04-18 |
| 源URL | [http://159.226.65.12/handle/80137/9667]  |
| 专题 | 电子学研究所_可编程芯片与系统研究室_可编程芯片与系统研究室_期刊论文 |
| 推荐引用方式 GB/T 7714 | Chen ZJ,Yang HG,Liu F. A Fast-locking All-digital Delay-locked Loop for Phase/Delay Generation in an FPGA[J]. Chinese Journal of Semiconductors,2011,33(2):105009-1~8. |
| APA | 陈柱佳,杨海钢,&刘飞.(2011).A Fast-locking All-digital Delay-locked Loop for Phase/Delay Generation in an FPGA.Chinese Journal of Semiconductors,33(2),105009-1~8. |
| MLA | 陈柱佳,et al."A Fast-locking All-digital Delay-locked Loop for Phase/Delay Generation in an FPGA".Chinese Journal of Semiconductors 33.2(2011):105009-1~8. |
入库方式： OAI收割
来源：电子学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。