现场可编程门阵列（FPGA）延时模型优化的静态时序分析算法研究
文献类型：学位论文
| 作者 | 喻伟 |
| 学位类别 | 博士 |
| 答辩日期 | 2014-05-30 |
| 授予单位 | 中国科学院研究生院 |
| 授予地点 | 北京 |
| 导师 | 杨海钢 |
| 关键词 | FPGA应用软件 静态时序分析 统计静态时序分析 延时模型 时序图 |
| 学位专业 | 微电子学与固体电子学 |
| 学科主题 | FPGA |
| 公开日期 | 2014-06-04 |
| 源URL | [http://159.226.65.12/handle/80137/10411]  |
| 专题 | 电子学研究所_可编程芯片与系统研究室_可编程芯片与系统研究室_学位论文 |
| 推荐引用方式 GB/T 7714 | 喻伟. 现场可编程门阵列（FPGA）延时模型优化的静态时序分析算法研究[D]. 北京. 中国科学院研究生院. 2014. |
入库方式： OAI收割
来源：电子学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。