基于cPCI总线的高速数据接收卡设计
文献类型：学位论文
| 作者 | 张虎 |
| 学位类别 | 硕士 |
| 答辩日期 | 2007-06-13 |
| 授予单位 | 中国科学院电子学研究所 |
| 授予地点 | 电子学研究所 |
| 导师 | 齐伟民 |
| 关键词 | 数据接收卡 CompactPCI PCI 9656 WinDriver |
| 其他题名 | Design of high-speed data-receiving card based on cPCI bus |
| 中文摘要 | 数据传输及存储是数字信号处理的基础工作，对数字系统性能具有重要的影响。随着信息技术的发展，数据量急剧增加，对高速、大容量的数据记录设备提出了更高的性能要求。 本课题在SAR数据采集与存储的应用背景下，研究了基于CompactPCI总线的高速数据接收卡的设计和实现。课题设计以CASSAR-EL01项目数据记录器接收单元为基础，选用了64bit、66Mhz的cPCI系统总线以满足高速数据传输的需要。在各模块设计中，采用Ti SN65系列高速信号接收芯片转换源差分数据流；采用2片IDT72T36135M芯片深度扩展构建4MB容量的FIFO缓存；采用MAXII系列CPLD实现FIFO与局部总线间的逻辑连接；采用PLX PCI 9656芯片桥接cPCI系统总线与局部总线。 文章详细介绍了高速数据接收卡的总体设计结构与各功能模块的配置方案，针对高速数字设计中的信号时序和完整性问题进行了初步的分析，并介绍了在Windows系统下基于WinDriver结构的调试程序编程。 |
| 语种 | 中文 |
| 公开日期 | 2011-07-19 |
| 页码 | 80 |
| 源URL | [http://159.226.65.12/handle/80137/8489]  |
| 专题 | 电子学研究所_电子所博硕士学位论文_电子所博硕士学位论文_学位论文 |
| 推荐引用方式 GB/T 7714 | 张虎. 基于cPCI总线的高速数据接收卡设计[D]. 电子学研究所. 中国科学院电子学研究所. 2007. |
入库方式： OAI收割
来源：电子学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。