基于标准CMOS工艺的射频ΣΔ小数型频率综合器的研究
文献类型：学位论文
| 作者 | 袁泉 |
| 学位类别 | 博士 |
| 答辩日期 | 2008-02-22 |
| 授予单位 | 中国科学院电子学研究所 |
| 授予地点 | 电子学研究所 |
| 导师 | 杨海钢 |
| 关键词 | 锁相环 频率综合器 压控振荡器 相位噪声 多模分频器 相位切换 低功耗 时间借用 |
| 其他题名 | Research into the Low-power ΣΔ Fractional-N RF Frequency Synthesizer Based on Standard CMOS Technology |
| 中文摘要 | 现代通讯尤其是无线通讯领域的飞速发展，带动了通讯用集成电路的迅速发展。频率综合器作为通讯系统中必不可少的关键部件得到广泛应用，但设计高性能的频率综合器仍面临着许多挑战。本文对低成本、低功耗、通道间能够快速切换的ΣΔ小数型频率综合器设计中的关键问题和关键技术进行研究。 文中系统地分析了环路及各组成模块的噪声特性，设计出频率综合器各模块的关键电路指标，并使用锁相环系统级仿真工具对整个小数型频率综合器的相位噪声和阶跃响应性能进行了分析。 压控振荡器是频率综合器的核心电路，它的性能直接决定了频率综合器的最终性能指标。本文讨论了降低压控振荡器功耗和相位噪声的方法，并设计出能够在低电压下工作的互补交叉耦合结构压控振荡器，在低功耗方面，取得了较好的设计效果。 电荷泵和ΣΔ调制器是小数型频率综合器的重要组成部件，文中给出了一种低电流失配电荷泵的设计方法，并讨论了ΣΔ调制器的噪声整形特性及其电路实现方法。 在低功耗高速分频器设计方面，首次提出一种基于“时间借用”方法的相位切换型多模高速分频器，新型的相位切换控制策略有效地减少了相位切换控制环路的延时，使得多模分频器在较低的电源电压下仍能在较高的输入频率下工作，同时获得最大可分频模数。测试结果表明，该多模分频器能够在2.5V电源电压下对2.4GHz输入信号进行48到64分频，所消耗的最大功耗仅为4.85mW，与近来报道的CMOS多模分频器对比，进一步减少了功耗速度比。 整个ΣΔ小数型频率综合器芯片采用新加坡Chartered半导体制造公司0.35μm标准CMOS工艺成功流片。根据测试结果，此频率综合器芯片的相位噪声为-114dBc/Hz@1MHz，从一个频率切换到另一个频率的稳定时间为80μs，功耗为12mW。 |
| 语种 | 中文 |
| 公开日期 | 2011-07-19 |
| 页码 | 109 |
| 源URL | [http://159.226.65.12/handle/80137/8555]  |
| 专题 | 电子学研究所_电子所博硕士学位论文_电子所博硕士学位论文_学位论文 |
| 推荐引用方式 GB/T 7714 | 袁泉. 基于标准CMOS工艺的射频ΣΔ小数型频率综合器的研究[D]. 电子学研究所. 中国科学院电子学研究所. 2008. |
入库方式： OAI收割
来源：电子学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。