超大规模集成电路设计基础 第七讲 NMOS超大规模集成电路芯片设计技术
文献类型：期刊论文
| 作者 | 刘以暠,冯世琴 |
| 刊名 | 电子技术应用
 |
| 出版日期 | 1991 |
| 期号 | 7页码:35-38 |
| 关键词 | NMOS 芯片系统 门延迟 平均时延 版图设计 参数分析 设计尺寸 多层布线 综合性指标 三态逻辑 |
| 中文摘要 | <正> 7.1 参数分析在第一讲已经谈到,超大规模集成电路可以是系统集成,即一个具有独立功能的完整的电路系统被设计、制造在一块芯片上,故又称作集成系统。平均门延迟功耗积Kg=(?)gPg 是表征集成系统性能的综合性指标。其中rg 是一个等效门单元的平均时延,其倒数 |
| 收录类别 | CNKI |
| 语种 | 中文 |
| 公开日期 | 2015-01-07 |
| 源URL | [http://ir.ceode.ac.cn/handle/183411/37340]  |
| 专题 | 遥感与数字地球研究所_中文期刊论文_期刊论文 |
| 推荐引用方式 GB/T 7714 | 刘以暠,冯世琴. 超大规模集成电路设计基础 第七讲 NMOS超大规模集成电路芯片设计技术[J]. 电子技术应用,1991(7):35-38. |
| APA | 刘以暠,冯世琴.(1991).超大规模集成电路设计基础 第七讲 NMOS超大规模集成电路芯片设计技术.电子技术应用(7),35-38. |
| MLA | 刘以暠,冯世琴."超大规模集成电路设计基础 第七讲 NMOS超大规模集成电路芯片设计技术".电子技术应用 .7(1991):35-38. |
入库方式： OAI收割
来源：遥感与数字地球研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。