一款深亚微米射频SoC芯片的后端设计与实现
文献类型：期刊论文
| 作者 | 张超 ; 刘铁锋; 张志鹏
|
| 刊名 | 微处理机
 |
| 出版日期 | 2017 |
| 期号 | 6页码:1-6 |
| ISSN号 | 1002-2279 |
| 关键词 | 片上系统芯片 后端布局 多时钟设计 时钟生成 后端流程 供电设计 |
| 其他题名 | The Back-end Design and Implementation of a Deep Submicrometer RF SoC |
| 通讯作者 | 张志鹏 |
| 产权排序 | 1 |
| 中文摘要 | 随着集成电路的发展,片上系统芯片(SoC)技术广泛应用于多种领域中,越来越多的射频、模拟、存储器模块集成到一块芯片中。SoC芯片后端设计面临尺寸特征小,芯片规模大,物理设计复杂程度高等问题。良好的芯片版图设计是集成电路实现和成功的基础之一。介绍了基于台积电0.18μm ULL低功耗工艺设计的射频SoC电路结构,在此基础上,详细说明了后端版图设计流程与布局规划,重点介绍了时钟模块设计,多时钟电路及复杂时序关系设计的后端布局处理,供电设计以及布线优化方法和技巧,对各类相关芯片的后端设计具有良好的借鉴意义。 |
| 英文摘要 | With the development of integrated circuit, the system on chip (SoC) technology is widely used in many applications, as more and more RF modules, analog modules and memory modules are embedded into one chip. The SoC back-end design confronts more challenges such as smaller feature size, larger chip area and more complex physical design. A remarkable layout design is one of the elements of the integrated circuit implementation and success. RF SoC circuit structure based on TSMC 0.18μmULL low power consumption process design is introduced, and on this basis, back -end layout design process and layout planning are explained in detail, mainly focusing on the clock generation module design, back-end processing method of multi-clock circuit and complex timing relationship design, power supply plan and layout optimization methods and techniques, that supplies a good reference to many relevant kinds of beckend chip design. |
| 语种 | 中文 |
| 源URL | [http://ir.sia.cn/handle/173321/21494]  |
| 专题 | 沈阳自动化研究所_工业控制网络与系统研究室 |
| 作者单位 | 中国科学院沈阳自动化研究所网络化控制系统重点实验室 |
| 推荐引用方式 GB/T 7714 | 张超,刘铁锋,张志鹏. 一款深亚微米射频SoC芯片的后端设计与实现[J]. 微处理机,2017(6):1-6. |
| APA | 张超,刘铁锋,&张志鹏.(2017).一款深亚微米射频SoC芯片的后端设计与实现.微处理机(6),1-6. |
| MLA | 张超,et al."一款深亚微米射频SoC芯片的后端设计与实现".微处理机 .6(2017):1-6. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。