45nm CMOS工艺下的低泄漏多米诺电路研究
文献类型：期刊论文
| 作者 | 王宏; 杨志家 ; 杨松
|
| 刊名 | 微电子学与计算机
 |
| 出版日期 | 2008 |
| 卷号 | 25期号:2页码:89-92 |
| 关键词 | 多米诺逻辑 阈值电压 亚阈值泄漏 栅极氧化层 |
| ISSN号 | 1000-7180 |
| 其他题名 | Low Leakage Domino Circuit Design for 45nm CMOS Technology |
| 产权排序 | 1 |
| 英文摘要 | 在研究了45nm CMOS工艺下晶体管泄漏电流特性的基础上,提出了一种可以同时减小多米诺逻辑电路亚阈值和栅极氧化层泄漏功耗,带有NMOS睡眠开关并使用双阈值电压、双栅极氧化层厚度的电路技术。该电路技术与标准的双阈值电压多米诺逻辑电路相比,待机模式时消耗的总泄漏功耗在110℃时最高可以减小65.7%,在25℃时最高可以节省达94.1%。 |
| 语种 | 中文 |
| CSCD记录号 | CSCD:3210315 |
| 公开日期 | 2010-11-29 |
| 源URL | [http://210.72.131.170//handle/173321/4809]  |
| 专题 | 沈阳自动化研究所_工业信息学研究室_工业控制系统研究室 |
| 通讯作者 | 杨松 |
| 作者单位 | 1.中国科学院研究生院 2.中国科学院沈阳自动化研究所 |
| 推荐引用方式 GB/T 7714 | 王宏,杨志家,杨松. 45nm CMOS工艺下的低泄漏多米诺电路研究[J]. 微电子学与计算机,2008,25(2):89-92. |
| APA | 王宏,杨志家,&杨松.(2008).45nm CMOS工艺下的低泄漏多米诺电路研究.微电子学与计算机,25(2),89-92. |
| MLA | 王宏,et al."45nm CMOS工艺下的低泄漏多米诺电路研究".微电子学与计算机 25.2(2008):89-92. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。