45nm体硅工艺下使用双-栅氧化层厚度降低SRAM的泄漏功耗
文献类型：期刊论文
| 作者 | 王宏; 杨松; 杨志家
|
| 刊名 | 半导体学报
 |
| 出版日期 | 2007 |
| 卷号 | 17期号:5页码:745-749 |
| 关键词 | 栅极泄漏电流 Sram 栅氧化层厚度 静态噪声边界 |
| ISSN号 | 0253-4177 |
| 其他题名 | Reducing Leakage of SRAM Using Dual-Gate-Oxide-Thickness Transistors in 45nm Bulk Technology |
| 产权排序 | 1 |
| 英文摘要 | 提出了一种在45nm体硅工艺下使用双-栅氧化层厚度来降低整体泄漏功耗的方法.所提方法具有不增加面积和延时、改善静态噪声边界、对SRAM设计流程的改动很小等优点.提出了三种新型的SRAM单元结构,并且使用这些单元设计了一个32kb的SRAM,仿真结果表明,整体泄漏功耗可以降低50%以上. |
| 语种 | 中文 |
| CSCD记录号 | CSCD:2874605 |
| 公开日期 | 2010-11-29 |
| 源URL | [http://210.72.131.170//handle/173321/4903]  |
| 专题 | 沈阳自动化研究所_工业信息学研究室_工业控制系统研究室 |
| 通讯作者 | 杨松 |
| 作者单位 | 1.Shenyang Institute of Automation, Chinese Acad. of Sci., Shenyang 110016, China 2.Graduate University, Chinese Acad. of Sci., Beijing 100049, China |
| 推荐引用方式 GB/T 7714 | 王宏,杨松,杨志家. 45nm体硅工艺下使用双-栅氧化层厚度降低SRAM的泄漏功耗[J]. 半导体学报,2007,17(5):745-749. |
| APA | 王宏,杨松,&杨志家.(2007).45nm体硅工艺下使用双-栅氧化层厚度降低SRAM的泄漏功耗.半导体学报,17(5),745-749. |
| MLA | 王宏,et al."45nm体硅工艺下使用双-栅氧化层厚度降低SRAM的泄漏功耗".半导体学报 17.5(2007):745-749. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。