一种改进的全数字锁相环设计
文献类型：期刊论文
| 作者 | 李肃刚; 杨志家
|
| 刊名 | 微计算机信息
 |
| 出版日期 | 2005 |
| 卷号 | 21期号:15页码:42-43，125 |
| 关键词 | 全数字锁相环(Adpll) 鉴频器 异或门鉴相器(Xor-pd) 鉴频鉴相器(Pfd) |
| ISSN号 | 1008-0570 |
| 其他题名 | An Improved All Digital Phase-locked Loop Design |
| 产权排序 | 1 |
| 英文摘要 | 本文在介绍了经典全数字锁相环(all digital PLL,AD-PLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用广泛。本文详尽的描述了系统的工作原理和关键部件的设计,通过计算机进行了仿真验证,并在可编程逻辑器件(FPGA)中予以实现。 |
| 语种 | 中文 |
| 资助机构 | 中国科学院知识创新工程重大项目编号:(KGCX-XW-15) |
| 公开日期 | 2010-11-29 |
| 源URL | [http://210.72.131.170//handle/173321/5243]  |
| 专题 | 沈阳自动化研究所_工业信息学研究室_工业控制系统研究室 |
| 通讯作者 | 李肃刚 |
| 作者单位 | 1.中国科学院沈阳自动化研究所 2.中国科学院研究生院 |
| 推荐引用方式 GB/T 7714 | 李肃刚,杨志家. 一种改进的全数字锁相环设计[J]. 微计算机信息,2005,21(15):42-43，125. |
| APA | 李肃刚,&杨志家.(2005).一种改进的全数字锁相环设计.微计算机信息,21(15),42-43，125. |
| MLA | 李肃刚,et al."一种改进的全数字锁相环设计".微计算机信息 21.15(2005):42-43，125. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。