传统SOI DTMOS器件固有的较大体电阻和体电容严重影响电路的速度特性，这也是阻碍SOI DTMOS器件应用于大规模集成电路的最主要原因之一。有人提出通过增大硅膜厚度的方法减小器件体电阻，但随之而来的寄生体电容的增大严重退化了器件特性。为了解决这个问题，提出了一种SOI DTMOS新结构，该器件可以分别优化结深和硅膜的厚度，从而获得较小的寄生电容和体电阻。同时，考虑到沟道宽度对体电阻的影响，将该结构进一步优化，形成侧向栅-体连接的器件结构。ISE—TCAD器件模拟结果表明，较之传统SOI DTMOS器件，该结构的本征延时和电路延时具有明显优势。