Transistor gate line roughness formation and reduction in sub-30-nm gate patterning using multilayer hard mask structure
文献类型:期刊论文
作者 | Li JF(李俊峰)![]() ![]() ![]() ![]() ![]() ![]() ![]() |
刊名 | Journal of Micro/Nanolithography, MEMS
![]() |
出版日期 | 2014-09-01 |
公开日期 | 2015-05-06 |
源URL | [http://10.10.10.126/handle/311049/12764] ![]() |
专题 | 微电子研究所_集成电路先导工艺研发中心 |
通讯作者 | Meng LK(孟令款) |
作者单位 | 中国科学院微电子研究所 |
推荐引用方式 GB/T 7714 | Li JF,Meng LK,He XB,et al. Transistor gate line roughness formation and reduction in sub-30-nm gate patterning using multilayer hard mask structure[J]. Journal of Micro/Nanolithography, MEMS,2014. |
APA | Li JF.,Meng LK.,He XB.,Li CL.,Li JJ.,...&Yan J.(2014).Transistor gate line roughness formation and reduction in sub-30-nm gate patterning using multilayer hard mask structure.Journal of Micro/Nanolithography, MEMS. |
MLA | Li JF,et al."Transistor gate line roughness formation and reduction in sub-30-nm gate patterning using multilayer hard mask structure".Journal of Micro/Nanolithography, MEMS (2014). |
入库方式: OAI收割
来源:微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。