本发明公开了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其特征在于：应力源漏区靠近沟道区的侧壁为C型。依照本发明的半导体器件及其制造方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。