本发明提供了一种应力半导体制造方法。在本发明的方法中，在NMOS区域形成经过氮等离子体处理的张应力层，由于经过氮等离子体处理的张应力氮化硅在DHF中的腐蚀速率较未经处理的张应力氮化硅大幅减小，这样，在之后的虚设栅极去除工艺中，NMOS区域的张应力氮化硅仅有小部分被腐蚀去除，而大部分得以保存，能够向沟道提供足够的应力，并且避免了后续步骤中器件结构可能受到的不良影响，从而保证了器件结构的完整，实现了后栅工艺与双应变应力层的工艺集成。