高速HART C8PSK位同步与均衡系统设计
文献类型：期刊论文
| 作者 | 杨志家
|
| 刊名 | 电子技术应用
 |
| 出版日期 | 2010 |
| 卷号 | 36期号:10页码:106-110 |
| 关键词 | 高速HART 位同步 CSD编码预置式均衡器 信道估计 |
| ISSN号 | 0258-7998 |
| 其他题名 | The timing and equalizer structure design of high speed HART C8PSK |
| 产权排序 | 1 |
| 通讯作者 | 金郑华 |
| 中文摘要 | 提出一种新的低功耗HART C8PSK位同步与均衡结构,其中位同步初始化使位同步快速稳定,减少位同步跟踪计算频率和所需信号采样,从而降低均衡器和插值器的计算频率。同时根据HART信道特点,提出一种新的基于CSD编码的均衡器结构,使每个采样点均衡运算功耗大幅降低。整个系统通过资源复用,大量节省硬件资源。通过分析和仿真表明,该结构不仅能大幅降低功耗,而且具有很好的抗噪声性能。 |
| 英文摘要 | This paper presents a novel low power HART C8PSK timing and equalization structure.The timing synchronizer attains equilibrium state quickly by using timing initialization,and subsequently reduces work frequency and samples needed for the timing tracking.So interpolator and equalizer,which offer samples for synchronizer,can work in low frequency too.According to the characteristic of HART channel,a novel CSD coded preset equalizer structure is introduced to lower the power consumption of equalizer operation... |
| 收录类别 | CSCD |
| 语种 | 中文 |
| CSCD记录号 | CSCD:4055851 |
| 公开日期 | 2012-05-29 |
| 源URL | [http://ir.sia.ac.cn/handle/173321/6977]  |
| 专题 | 沈阳自动化研究所_工业信息学研究室 |
| 推荐引用方式 GB/T 7714 | 杨志家. 高速HART C8PSK位同步与均衡系统设计[J]. 电子技术应用,2010,36(10):106-110. |
| APA | 杨志家.(2010).高速HART C8PSK位同步与均衡系统设计.电子技术应用,36(10),106-110. |
| MLA | 杨志家."高速HART C8PSK位同步与均衡系统设计".电子技术应用 36.10(2010):106-110. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。