高性能可编程控制器专用处理器体系结构
文献类型：专利
| 作者 | 曾舒婷; 杨志家 ; 吕岩; 谢闯; 刘志峰; 段茂强
|
| 发表日期 | 2011-01-19 |
| 专利国别 | 中国 |
| 专利号 | CN201716564U |
| 专利类型 | 实用新型 |
| 产权排序 | 1 |
| 权利人 | 中国科学院沈阳自动化研究所 |
| 其他题名 | Processor architecture special for high-performance programmable logic controller (PLC) |
| 中文摘要 | 本实用新型涉及一种高性能可编程控制器专用处理器体系结构,包括PLC专用指令集处理器、通用处理器,其中PLC专用指令集处理器通过PLC专用集处理器与通用处理器的接口与通用处理器相连;所述PLC专用指令集处理器具有以下结构:指令存储器、指令计数器、指令寄存器、指令译码器、控制单元、功能块单元、功能块寄存器组、数据存储器、寄存器组、位处理器、跳转调用指令及存取指令处理单元、I\O数据存储器、状态寄存器,本实用新型通过设计符合PLC指令特征的PLC专用指令集,减少PLC处理器执行的指令数,加快可编程控制器程序的执行速度,提高了PLC处理器对功能块指令的处理性能。 |
| 是否PCT专利 | 否 |
| 英文摘要 | The utility model relates to a processor architecture special for a high-performance programmable logic controller (PLC). The processor architecture includes a PLC application specific instruction processor (ASIP), and a general processor, wherein, the PLC ASIP is connected to the general processor via the interface of the PLC ASIP and the general processor the PLC ASIP includes an instruction memory, an instruction counter, an instruction register, an instruction decoder, a control unit, a functional block unit, a functional block register group, a data memory, a register group, a bits processor, a jump & call instruction and access instruction processing unit, I/O data memory and a state register, The processor architecture reduces the instruction number executed by the PLC processor and accelerates the execution speed of the PLC program by designing the PLC specific instruction-set which is accord with the PLC instruction characteristics, thereby improving the processing performance of the PLC processor on functional block instructions. |
| 公开日期 | 2011-01-19 |
| 申请日期 | 2010-06-25 |
| 语种 | 中文 |
| 专利申请号 | CN201020238167.9 |
| 专利代理 | 沈阳科苑专利商标代理有限公司 21002 |
| 源URL | [http://ir.sia.ac.cn/handle/173321/12802]  |
| 专题 | 沈阳自动化研究所_工业信息学研究室 |
| 推荐引用方式 GB/T 7714 | 曾舒婷,杨志家,吕岩,等. 高性能可编程控制器专用处理器体系结构. CN201716564U. 2011-01-19. |
入库方式： OAI收割
来源：沈阳自动化研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。