中国科学院机构知识库网格
Chinese Academy of Sciences Institutional Repositories Grid
首页
机构
成果
学者
登录
注册
登陆
×
验证码:
换一张
忘记密码?
记住我
×
校外用户登录
CAS IR Grid
机构
半导体研究所 [2]
计算技术研究所 [1]
数学与系统科学研究院 [1]
采集方式
OAI收割 [4]
内容类型
会议论文 [2]
期刊论文 [2]
发表日期
2017 [1]
2000 [1]
1999 [1]
1998 [1]
学科主题
光电子学 [2]
筛选
浏览/检索结果:
共4条,第1-4条
帮助
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
提交时间升序
提交时间降序
发表日期升序
发表日期降序
题名升序
题名降序
作者升序
作者降序
STT-RAM Buffer Design for Precision-Tunable General-Purpose Neural Network Accelerator
期刊论文
OAI收割
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2017, 卷号: 25, 期号: 4, 页码: 1285-1296
作者:
Song, Lili
;
Wang, Ying
;
Han, Yinhe
;
Li, Huawei
;
Cheng, Yuanqing
  |  
收藏
  |  
浏览/下载:23/0
  |  
提交时间:2019/12/12
Approximate computing
machine learning
neural network
spin toque transfer RAM (STT-RAM)
VCSEL based optoelectronic multiple chip modules
会议论文
OAI收割
conference on optical interconnects for telecommunication and data communications, beijing, peoples r china, nov 08-10, 2000
Chen HD
;
Liang K
;
Du Y
;
Huang YZ
;
Tiang J
;
Ma XY
;
Wu RH
;
Li SY
;
Guo WL
;
Xu GJ
;
Wang Y
收藏
  |  
浏览/下载:10/0
  |  
提交时间:2010/10/29
VCSEL
photodetector
CMOS
MCM
optoelectronic integration
optical interconnects
SURFACE-EMITTING LASERS
MQW MODULATORS
INTEGRATION
CIRCUITS
VLSI
Multiple quantum well self electro-optic effect devices for optoelectronic smart pixels
会议论文
OAI收割
conference on optoelectronic integrated circuits and packaging iii, san jose, ca, jan 28-29, 1999
Chen HD
;
Wu RG
;
Chen ZB
;
Zhang Y
;
Du Y
;
Zeng QM
;
Li XJ
;
Zhang YM
;
Zhou G
;
Hua F
收藏
  |  
浏览/下载:16/0
  |  
提交时间:2010/10/29
SEED arrays
smart pixels
hybrid integration
optical interconnects
VLSI SWITCHING CHIP
MQW MODULATORS
SILICON CMOS
CIRCUITS
ARRAYS
OPERATION
DETECTORS
RECEIVERS
PROGRESS
On the optimal four-way switch box routing structures of FPGA greedy routing architectures
期刊论文
OAI收割
INTEGRATION-THE VLSI JOURNAL, 1998, 卷号: 25, 期号: 2, 页码: 137-159
作者:
Pan, JF
;
Wu, YL
;
Wong, CK
;
Yan, GY
  |  
收藏
  |  
浏览/下载:17/0
  |  
提交时间:2018/07/30
FPGA routing architecture