中国科学院机构知识库网格系统: 检索

浏览/检索结果: 共10条，第1-10条

帮助

条数/页：排序方式：
	基于FPGA的小数分频法的研究与设计会议论文 OAI收割第十九届测控、计量、仪器仪表学术年会, 中国广西桂林, 2009 常兴旺; 李孝辉; 王玉兰; 蔡成林收藏 \| 浏览/下载：16/0 \| 提交时间：2012/10/19 FPGA 仿真分频器 Verilog-HDL\|Abstract 在数字逻辑电路设计中分频器是一种基本电路。本文提出了一种分频系数为小数的分频器设计的方法利用Verilog编程在Xilinx7.1i平台上实现综合和仿真并在开发板上得以实现。
	BPL接收机中连续波干扰的DSP抑制方法会议论文 OAI收割第三届全国虚拟仪器大会, 中国广西桂林, 2008-12-01 徐永亮; 华宇; 李实锋收藏 \| 浏览/下载：28/0 \| 提交时间：2012/10/19 BPL 自适应陷波窄带干扰 GRI\|Abstract "BPL长波授时系统现代化技术改造项目"是中国科学院重大科学装置维护改造项目 BPL数字接收机的设计与实现是这一项目的重要组成部分。接收信号中连续波的干扰严重影响了BPL接收机的性能。本文对自适应陷波器进行研究并对基于LMS算法的自适应陷波器抑制BPL连续波干扰进行仿真验证最后用DSP成功的实现了这一算法。
	低频时码接收机数字式AGC在Systemview中的仿真实现会议论文 OAI收割第十七届全国测控计量仪器仪表学术年会（MCMI'2012）, 中国福建厦门, 2007-10 白燕; 冯平; 吴贵臣收藏 \| 浏览/下载：26/0 \| 提交时间：2012/10/19 低频时码接收机自动增益控制(AGC) Systemview 动态范围\|Abstract 低频时码接收机的信号输入端由于受到各种外来干扰因此对接收机的动态范围有一定要求。通过在前端加入自动增益功能满足A/D转换器对输入信号的要求确保通信系统正常工作。本文详细介绍了低频时码接收机数字式自动增益控制(AGC)的设计方法和实现原理并利用仿真软件Systemview实现了数字AGC的仿真。仿真结果表明该方法实现的数字AGC是可行的可以大大增加接收机的动态范围。
	基于FPGA的数字锁相环设计会议论文 OAI收割 2005年全国时间频率学术交流会, 中国西安, 2005 李小飞收藏 \| 浏览/下载：16/0 \| 提交时间：2012/10/19 数字锁相环 Verilog FPGA 同步\|Abstract 本文介绍了数字锁相环的基本工作原理。研究了在数字锁相的基础上实现获取与外标频率同相的编程可变的频率的方法。同时利用Verilog语言完成了该研究的基于FPGA芯片的设计实现并对结果进行了仿真。
	原子钟信号的数字仿真会议论文 OAI收割 “科技增强国力，青年开创未来——携手走向辉煌的新世纪”中国科协第三届青年学术年会, 中国北京, 1998 孙宏伟收藏 \| 浏览/下载：16/0 \| 提交时间：2012/10/19 原子钟信号噪声数字仿真\|Abstract 本文提出了一种原子钟信号的数字仿真——模拟方法。具体过程是先产生模拟所需的正态分布随机数从实际钟的阿仑方差估算出噪声电平然后用一组递归函数产生高质量的模拟钟时差的随机序列。在对1台商品铯钟进行具体模拟后给出了真实数据与模拟值的阿仑方差之间的相符程度最后对实际问题进行了分析。