中国科学院机构知识库网格
Chinese Academy of Sciences Institutional Repositories Grid
首页
机构
成果
学者
登录
注册
登陆
×
验证码:
换一张
忘记密码?
记住我
×
校外用户登录
CAS IR Grid
机构
国家授时中心 [6]
长春光学精密机械与物... [5]
上海微系统与信息技术... [5]
电子学研究所 [4]
计算技术研究所 [3]
软件研究所 [3]
更多
采集方式
OAI收割 [37]
内容类型
期刊论文 [25]
会议论文 [7]
学位论文 [5]
发表日期
2020 [1]
2019 [1]
2017 [1]
2015 [2]
2014 [1]
2013 [3]
更多
学科主题
红外系统与元部件 [2]
CDR [1]
FPGA [1]
筛选
浏览/检索结果:
共37条,第1-10条
帮助
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
题名升序
题名降序
提交时间升序
提交时间降序
作者升序
作者降序
发表日期升序
发表日期降序
A Hardware Descriptive Approach to Beetle Antennae Search
期刊论文
OAI收割
IEEE ACCESS, 2020, 卷号: 8, 页码: 89059-89070
作者:
Yue, Zongcheng
;
Li, Gang
;
Jiang, Xiangyuan
;
Li, Shuai
;
Cheng, Jian
  |  
收藏
  |  
浏览/下载:26/0
  |  
提交时间:2020/07/20
Field programmable gate arrays
Hardware design languages
Optimization
Directive antennas
Genetic algorithms
Hardware
FPGA
beetle antennae search
Verilog HDL
optimization algorithm
MIL-STD-1553B总线曼彻斯特编解码器的FPGA实现
期刊论文
OAI收割
电子设计工程, 2019, 卷号: 27, 期号: 15, 页码: 103-107
作者:
张吉康[1,2]
;
刘恩海[1]
;
魏宏刚[1]
;
赵汝进[1]
  |  
收藏
  |  
浏览/下载:44/0
  |  
提交时间:2021/05/06
MIL-STD-553B总线
曼彻斯特Ⅱ型码
FPGA
VERILOG
HDL
Design and FPGA Implementation of a Universal Chaotic Signal Generator Based on the Verilog HDL Fixed-Point Algorithm and State Machine Control
期刊论文
OAI收割
INTERNATIONAL JOURNAL OF BIFURCATION AND CHAOS, 2017, 卷号: 27, 期号: 3, 页码: 15
作者:
Qiu, Mo
;
Yu, Simin
;
Wen, Yuqiong
;
Lu, Jinhu
;
He, Jianbin
  |  
收藏
  |  
浏览/下载:34/0
  |  
提交时间:2018/07/30
Chaotic system
fixed-point algorithm
state machine control
Verilog HDL
FPGA implementation
一体化星务计算机多路多模式通信系统的实现
期刊论文
OAI收割
测控技术, 2015, 期号: 09, 页码: 99-102+114
作者:
舒浩
;
曲宏松
;
贺小军
;
陶淑苹
收藏
  |  
浏览/下载:18/0
  |  
提交时间:2016/07/06
星务管理
FPGA
多路串行通信
Verilog HDL
ADS8325与FPGA在熔盐堆保护系统中的应用
期刊论文
OAI收割
计算机测量与控制, 2015, 期号: 3, 页码: 886-888
作者:
刘珍宝
;
刘桂民
;
后接
收藏
  |  
浏览/下载:26/0
  |  
提交时间:2015/12/09
熔盐堆
FPGA
A/D转换
Verilog
POWERLINK网络管理的Verilog HDL实现
期刊论文
OAI收割
沈阳理工大学学报, 2014, 卷号: 33, 期号: 5, 页码: 21-26
作者:
赵粹臣
;
杨志家
收藏
  |  
浏览/下载:54/0
  |  
提交时间:2014/11/29
POWERLINK
以太网
Verilog
EDA
2.5Gbps 无参考时钟半速率时钟数据恢复系统研究与实现
学位论文
OAI收割
硕士, 北京: 中国科学院大学, 2013
何辉
收藏
  |  
浏览/下载:15/0
  |  
提交时间:2013/06/19
时钟数据恢复
压控振荡器
电荷泵
抖动
Verilog-A
基于Verilog HDL的一种绝对值编码器实时读出算法
期刊论文
OAI收割
微型机及应用, 2013, 卷号: 32, 期号: 3
作者:
岳振
;
顾海峰
;
李范鸣
  |  
收藏
  |  
浏览/下载:24/0
  |  
提交时间:2014/11/05
线性变换
编码器
液晶显示屏驱动
Verilog Hdl
一种编码器实时读出电路设计及处理方法
期刊论文
OAI收割
科学技术工程, 2013, 卷号: 13, 期号: 20
岳振
;
顾海峰
;
李范鸣
收藏
  |  
浏览/下载:28/0
  |  
提交时间:2014/11/05
FPGA
编码器
液晶显示屏驱动
Verilog
基于FPGA的异步FIFO设计与实现
期刊论文
OAI收割
聊城大学学报(自然科学版), 2012, 期号: 03, 页码: 79-84
作者:
张振东
;
王伟国
收藏
  |  
浏览/下载:16/0
  |  
提交时间:2013/03/11
多时钟
异步fifo
verilog HDL
格雷码